SystemVerilog for Verification
117,69 €*
Nach dem Kauf zum Download bereit Ein Downloadlink ist wenige Minuten nach dem Kauf im eigenen Benutzerprofil verfügbar.
The updated second edition of this book provides practical information for hardware and software engineers using the SystemVerilog language to verify electronic designs. The author explains methodology concepts for constructing testbenches that are modular and reusable. The book includes extensive coverage of the SystemVerilog 3.1a constructs such as classes, program blocks, randomization, assertions, and functional coverage. This second edition contains a new chapter that covers programs and interfaces as well as chapters with updated information on directed testbench and OOP, layered, and random testbench for an ATM switch.
Autor: | Chris Spear |
---|---|
EAN: | 9780387765303 |
eBook Format: | |
Sprache: | English |
Produktart: | eBook |
Veröffentlichungsdatum: | 22.04.2008 |
Untertitel: | A Guide to Learning the Testbench Language Features |
Kategorie: | |
Schlagworte: | Hardware SystemVerilog Verilog field-effect transistor integrated circuit simulation static-induction transistor statistics verification |
Anmelden
Möchten Sie lieber vor Ort einkaufen?
Haben Sie weiterführende Fragen zu diesem Buch oder anderen Produkten? Oder möchten Sie einfach doch lieber in der Buchhandlung stöbern? Wir sind gern persönlich für Sie da und beraten Sie auch telefonisch.
Buchhandlung Marabu
Telegrafenstr. 44
42929 Wermelskirchen
Telefon: 02196/1414
Mo – Fr09:00 – 18:00 UhrSa09:00 – 13:30 Uhr